Pengeluaran cip semikonduktor (juga dikenali sebagai litar bersepadu, ICS) terutamanya dibahagikan kepada tiga peringkat utama: reka bentuk IC, pembuatan IC, dan pembungkusan dan ujian IC. Reka bentuk IC terutamanya berdasarkan reka bentuk logik dan perumusan peraturan tujuan reka bentuk cip, dan topeng dibuat mengikut lukisan reka bentuk untuk langkah -langkah fotolitografi berikutnya. Pembuatan IC melibatkan pemindahan gambarajah litar cip dari topeng ke wafer silikon dan mencapai fungsi cip sasaran, termasuk langkah -langkah seperti penggilap mekanikal kimia, pemendapan filem nipis, fotolitografi, etsa, dan implantasi ion. Penyempurnaan pembungkusan IC dan prestasi/ujian fungsional cip adalah proses terakhir sebelum penghantaran produk.
Photolithography adalah langkah proses yang paling kompleks dan kritikal dalam proses pengeluaran cip semikonduktor, iaitu masa - memakan dan mahal. Kesukaran dan titik utama dalam pengeluaran cip semikonduktor terletak pada cara membuat corak litar sasaran pada wafer silikon, yang dicapai melalui fotolitografi. Tahap fotolitografi secara langsung menentukan tahap proses dan tahap prestasi cip. Umumnya, cip memerlukan 20 proses photolithography semasa pengeluaran, yang menyumbang kira-kira 50% daripada proses pengeluaran IC dan satu pertiga daripada kos pengeluaran cip.
